Realización de sistema sen fíos mediante controlador de amplificador de potencia RF
Actualmente, os controladores de alta tensión / alta potencia de modulación de 8Vpp e ancho de pulso pódense realizar a partir da tecnoloxía CMOS de 1.2V 65nm. Dentro do rango de frecuencia de funcionamento de 0.9 a 3.6 GHz, o chip pode proporcionar un balance máximo de saída de 8.04Vpp a unha carga de 50Ω cunha tensión de funcionamento de 9V. Isto permite aos controladores CMOS conectar e dirixir directamente transistores de potencia como LDMOS e GaN. A resistencia máxima a este controlador é de 4.6Ω. O rango de control do ciclo de traballo medido a 2.4 GHz é do 30.7% ao 71.5%. Usando un novo dispositivo MOS de extensión de drenaxe de capa fina de óxido, o condutor pode lograr un funcionamento fiable de alta tensión e este novo dispositivo non require custos adicionais cando se implementa coa tecnoloxía CMOS.
As modernas radios de comunicación portátiles sen fíos (incluídos os amplificadores de potencia (PA) de radiofrecuencia (RF)) están implementadas en CMOS submicrón profundo. Non obstante, nos sistemas de infraestrutura sen fíos, debido á necesidade de niveis de potencia de saída maiores, é necesario acadar RF PA a través de silicio LDMOS ou tecnoloxías híbridas (como GaA e GaN máis avanzado). Para a próxima xeración de sistemas de infraestruturas reconfigurables Noutras palabras, o modo de conmutación PA (SMPA) parece proporcionar a flexibilidade requirida e o alto rendemento para os transmisores multimodo multibanda. Non obstante, para conectar os transistores de alta potencia empregados no SMPA da estación base a todos os módulos dixitais CMOS do transmisor, é necesario un controlador CMOS de banda ancha capaz de xerar un balance de alta tensión (HV). Isto non só pode lograr un mellor rendemento do transistor de alta potencia, senón que tamén pode usar directamente o procesamento de sinal dixital para controlar a forma de onda de impulso de entrada SMPA requirida, mellorando así o rendemento xeral do sistema.
Desafío de deseño
A capacidade de entrada de LDMOS ou GaN SMPA adoita ser de varias picofaradas e debe ser conducida por un sinal de pulso cunha amplitude superior a 5Vpp. Polo tanto, o controlador SMPA CMOS debe proporcionar unha potencia de RF de alta tensión e de vatios. Desafortunadamente, o CMOS sub-micron profundo supón moitos desafíos para a realización de amplificadores e controladores de alta e alta potencia, especialmente a tensión máxima de funcionamento moi baixa (é dicir, baixa tensión de avaría causada por problemas de fiabilidade) e pasivos pasivos con grandes perdas. Dispositivos (por exemplo, para a transformación da impedancia).
Solucións existentes
Non hai moitos métodos para implementar circuítos de alta tensión. Pódense usar solucións técnicas (como o óxido de varias portas) que poden realizar transistores de tolerancia de alta tensión, pero o custo é que o proceso de produción é caro e hai que engadir máscaras e pasos de procesamento adicionais ao proceso CMOS de base, polo que a solución non é a ideal. Ademais, para aumentar de xeito fiable a tolerancia á alta tensión, pódese usar un esquema de circuítos que empregue só transistores de liña base estándar (mediante dispositivos de óxido fino / groso). No segundo método, o empilhado de dispositivos ou os cátodos en serie son os exemplos máis comúns. Non obstante, a complexidade e o rendemento de RF teñen grandes limitacións, especialmente cando o número de dispositivos cátodos conectados en serie (ou apilados) aumenta a 2 ou máis. Outra forma de implementar circuítos de alta tensión é empregar transistores de efecto de campo estendido por drenaxe (EDMOS) na tecnoloxía CMOS de base como se describe neste artigo.
Nova solución
O dispositivo de extensión de drenaxe baséase na tecnoloxía de cableado intelixente, que se beneficia da realización de dimensións moi finas nas rexións ACTIVE (silicio), STI (óxido) e GATE (polisilicio) e o uso de liñas de base sen custos adicionais Sub-micra profunda A tecnoloxía CMOS realiza dous transistores de tolerancia de alta tensión, PMOS e NMOS. Aínda que o rendemento en radiofrecuencia destes dispositivos EDMOS é realmente inferior en comparación cos transistores estándar que utilizan este proceso, aínda se poden empregar en todo o circuíto de alta tensión debido á eliminación de importantes mecanismos de perda asociados a outros circuítos equivalentes de alta tensión (como cátodos en serie) ) Para acadar un maior rendemento xeral.
Polo tanto, a topoloxía do controlador CMOS de alta tensión descrita neste artigo usa dispositivos EDMOS para evitar o apilamento de dispositivos. O controlador CMOS de RF adopta dispositivos EDMOS de capa fina de óxido e fabrícase a través dun proceso CMOS de base de baixa potencia de 65 nm e non se requiren procesos nin pasos de máscara adicionais. Para PMOS e NMOS, o fT medido nestes dispositivos supera os 30GHz e 50GHz, respectivamente, e a súa tensión de avaría está limitada a 12V. Os controladores CMOS de alta velocidade alcanzaron sen precedentes un balance de saída de 8Vpp ata 3.6 GHz. Unha banda tan ampla baseada en SMPA proporciona condución.
A Figura 1 é un diagrama esquemático da estrutura do controlador aquí descrito. A etapa de saída inclúe un inversor baseado en EDMOS. Os dispositivos EDMOS poden ser accionados directamente por transistores estándar de baixa tensión de alta velocidade, o que simplifica a integración da etapa de saída e doutros circuítos CMOS dixitais e analóxicos nun só chip. Cada transistor EDMOS é accionado por un buffer cónico (buffer A e B na figura 1) implementado por 3 etapas do inversor CMOS. Os dous buffers teñen diferentes niveis de corrente continua para garantir que cada inversor CMOS poida funcionar de forma estable a unha tensión de 1.2 V (limitada pola tecnoloxía, é dicir, VDD1-VSS1 = VDD0-VSS0 = 1.2V). Para empregar diferentes tensións de alimentación e permitir o mesmo funcionamento de CA, os dous buffers teñen exactamente a mesma estrutura e están integrados nunha capa separada de N-Pozo (DNW). O balance de saída do controlador está determinado por VDD1-VSS0 e calquera valor que non exceda a tensión máxima de avaría do dispositivo EDMOS pódese seleccionar a vontade, mentres que o funcionamento do controlador interno permanece inalterado. O circuíto de desprazamento de nivel CC pode separar o sinal de entrada de cada búfer.
Figura 1. Diagrama esquemático do circuíto de accionamento RF CMOS e das formas de onda de tensión correspondentes.
Outra función do controlador CMOS é controlar o ancho de pulso da onda cadrada de saída, que se realiza mediante modulación de ancho de pulso (PWM) a través da tecnoloxía de polarización de porta variable. O control PWM axuda a conseguir funcións de axuste e axuste, mellorando así o rendemento dos dispositivos SMPA avanzados. O nivel de polarización do primeiro inversor (M3) dos buffers A e B pode mover cara arriba / abaixo o sinal de entrada sinusoidal de RF con referencia ao limiar de conmutación do propio inversor. O cambio da tensión de polarización cambiará o ancho do pulso de saída do inversor M3. A continuación, o sinal PWM transmitirase a través dos outros dous inversores M2 e M1 e combinarase na etapa de saída (EDMOS) do controlador de RF.
Noso outro produto:
